【jinnianhui金年會，科技消息】近日，據(jù)外媒報道，芯片設計的不斷小型化變得越來越困難，因此，研究人員通過顯著提高芯片層堆疊的概念取得了成功，開發(fā)出了41層處理器。研究團隊表示，該處理器首批應用場景將涵蓋可穿戴健康傳感器、智能標簽及柔性顯示屏。

數(shù)十年來，電子行業(yè)一直遵循著一個看似不可撼動的法則：元件尺寸越小，設備性能越強。這一規(guī)律得益于英特爾聯(lián)合創(chuàng)始人Gordon Moore在1965年提出的摩爾定律。該定律指出，芯片上晶體管數(shù)量會定期翻倍。然而傳統(tǒng)制造工藝正日益觸及物理極限，晶體管已微小到量子效應會干擾其正常運行的地步。為此，一個國際科研團隊提出轉(zhuǎn)向性方案：未來芯片發(fā)展不應繼續(xù)追求縮小尺寸，而應轉(zhuǎn)向立體堆疊技術(shù)。

據(jù)jinnianhui金年會，了解，該方案由阿卜杜拉國王科技大學（KAUST）李曉航教授提出，新型處理器由41層交錯堆疊的半導體與絕緣材料構(gòu)成。《自然-電子學》期刊發(fā)表的研究成果顯示，這一數(shù)據(jù)達到現(xiàn)有三維芯片設計方案的十倍。

研究團隊開發(fā)了出全新制造工藝，解決了這一難題——最微小的層間不平整也可能導致干擾，進而影響整體結(jié)構(gòu)性能，使所有功能層均可在接近室溫環(huán)境下沉積。據(jù)悉，許多柔性或有機材料在常規(guī)制造過程中（通常需承受400攝氏度以上高溫）容易受損失效，新工藝使得芯片能夠直接植入可彎曲的塑料基板成為可能。

在研發(fā)時，研究人員制作出了600個幾乎完全相同的芯片樣本，證明其工藝具備量產(chǎn)可行性。此外，該芯片能耗也大幅降低，能以0.47微瓦的功耗完成基礎運算，而采用傳統(tǒng)架構(gòu)的同類產(chǎn)品功耗約為210微瓦。

版權(quán)所有，未經(jīng)許可不得轉(zhuǎn)載